■仕事内容
顧客仕様の作業をINPUTとし、具体的な設計検証作業を行い、以下の言語でOUTPUTを行います。
機能仕様(英語)
・実装仕様書(英語)
- RTL (Verilog)
・検証攻略本(英語)
- 検証エントリの表(英語)
構築検証環境(SystemVerilog / SVA / UVM / C / C++)
スクリプト検証(SystemVerilog / SVA / UVM / C / C++)
マニュアル検証環境(英語)
・検証結果報告書(英語)
上記はある程度他のエンジニアの協力なしでも実行可能
■要件
- 32歳以上
- いくつかのプロジェクトでリーダーとしての役割を果たした豊富な経験
※英語力:中級レベルの英語力
+ コミュニケーション: 中級
+読解: 中級 - ほとんどの文章を読んで理解できますが、ゆっくりです。
+ ライティング: 中級 - 簡単だが遅い文章で段落を書くことができる。
しなければならない
- 半導体業界で 5 年以上の実務経験
- 知識とスキル: 設計スキル、Verilog を優先
中級レベルの英語スキル
より良い
- SystemVerilog、SVA、UVM メソドロジー、C、SystemC など
■労働条件
月金: : ~ :
■給与:20,000,000VND〜30,000,000VND(グロス)
■特典
- 日本の専門家と協力することで、仕事の能力を向上させることができます
- 国際的でやりがいのあるフレンドリーな労働環境
- 13か月目の給与
- ベトナム労働法に基づく福利厚生が充実(保険、年次休暇など)
- 毎年恒例の旅行とチームビルディング活動
- 年次休暇12日、夏季有給休暇3日
- トレーニング: ソフトスキルとテクニカルスキルのトレーニング